SALELF® 3（以下简称为 EF3）FPGA SSO 限制规则说明

1 术语/缩略词

SSO	：Simultaneous Switching Output	同时开关输出
FPGA	：Field Programmable Gate Array	现场可编程门阵列
PCB	：Printed Circuit Board	印制电路板

2 关于本手册

受封装寄生等因素影响，当使用大电流驱动能力、快速压摆率时，指定的封装只允许有限数目的输出同时翻转。SSO 是造成地线反弹和交调干扰的根源，每个 Bank 的 SSO 个数不允许超过最多数量的限制，SSO 的计算只针对单端输出信号。

该手册为安路信息科技有限公司的 EF3 FPGA Simultaneously Switching Outputs（SSO）限制说明，用户根据该手册来计算 SSO 的安全值，确保输出信号同时翻转时导致的噪声处于安全范围。

3 SSO 限制计算方法

表 3-1 是 EF3 FPGA 每个 BANK 的 IO 数量 User IOs 和 VCCIO 数量 VCCIO/GND Pairs，Maximum I/O per Pair 是这两个数量比值的近似值。

表 3-2、表 3-3、表 3-4、表 3-5 和表 3-6 是允许同时翻转输出的推荐上限数量，根据当前输出端口的 VCCIO 电平、电平标准、驱动能力、Slew Rate 来查找 SSO Limit per VCCIO/GND Pair 的数值。

用户根据输出 IO 口的标准，查找表中的数值来计算，最后跟表 3-1 中的 VCCIO/GND Pairs 数值作对比，即可得出 SSO 是否安全的结论。具体计算方法参考表 3-7 中的例程。

表 3- 1 EF3 BANK 中 VCCIO/GND 数量

Device	Package	Description	Bank0	Bank1	Bank2	Bank3	Bank4	Bank5
EF3L40	caBGA332	User IOs	70	70	70	24	16	30
		VCCIO/GND Pairs	4	4	4	2	1	2
		Max I/O per Pair	18	18	18	12	16	15
	caBGA324	User IOs	72	68	72	24	16	28
		VCCIO/GND Pairs	4	4	4	2	2	2
		Max I/O per Pair	18	17	18	12	8	14
EF3L90	caBGA400	User IOs	84	84	84	28	24	32
		VCCIO/GND Pairs	5	5	5	2	2	2
		Max I/O per Pair	17	17	17	14	12	16
	caBGA324	User IOs	72	68	72	24	16	28
		VCCIO/GND Pairs	4	4	4	2	2	2
		Max I/O per Pair	18	17	18	12	8	14

Device	Package	Description	Bank0	Bank1	Bank2	Bank3	Bank4	Bank5
EF3L70	caBGA256	User IOs	50	52	52	16	16	20
		VCCIO/GND Pairs	4	4	4	1	2	1
		Max I/O per Pair	13	13	13	16	8	20
EF3L50	caBGA256	User IOs	50	52	52	16	16	20
		VCCIO/GND Pairs	4	4	4	1	2	1
		Max I/O per Pair	13	13	13	16	8	20
EF3LA0	caBGA484	User IOs	93	96	97	37	24	36
		VCCIO/GND Pairs	9	9	9	3	3	3
		Max I/O per Pair	10	11	11	12	8	12
	caBGA642	User IOs	95	96	96	36	24	36
		VCCIO/GND Pairs	10	11	12	4	4	5
		Max I/O per Pair	10	9	8	9	6	7
		Description	**Bank 6**	**Bank 7**				
		User IOs	44	48				
		VCCIO/GND Pairs	5	6				
		Max I/O per Pair	9	8				

表 3- 2 SSO limit per VCCIO/GND pair of EF3（VCCIO=3.3V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCIO/GND Pair		
				EF3L40/EF3L90	EF3L50/EF3L70/EF3LA0	
					（除 Bank6/7）其他 Bank	Bank6/7
3.3V	LVCMOS33	4	Fast	10	10	5
			Med	13	10	5
			Slow	16	12	6
		8	Fast	7	8	4
			Med	8	9	4
			Slow	10	11	5
		12	Fast	1	7	3
			Med	2	7	3
			Slow	3	10	5
		16	Fast	1	5	2
			Med	1	6	3
			Slow	2	10	5
		20	Fast	-	3	1
			Med	-	4	2
			Slow	-	6	3

表 3- 3 SSO limit per VCCIO/GND pair of EF3（VCCIO=2.5V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCIO/GND Pair		
				EF3L40/EF3L90	EF3L50/EF3L70/EF3LA0	
					（除 Bank6/7）其他 Bank	Bank6/7
2.5	LVCMOS25	4	Fast	8	12	6
			Med	12	12	6
			Slow	14	12	6
		8	Fast	6	10	5
			Med	7	12	6
			Slow	9	12	6
		12	Fast	1	9	4
			Med	2	10	5
			Slow	4	12	6
		16	Fast	1	5	2
			Med	2	6	3
			Slow	3	12	6

表 3- 4 SSO limit per VCCIO/GND pair of EF3（VCCIO=1.8V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCIO/GND Pair		
				EF3L40/EF3L90	EF3L50/EF3L70/EF3LA0	
					（除 Bank6/7）其他 Bank	Bank6/7
1.8	LVCMOS18	4	Fast	10	12	6
			Med	14	12	6
			Slow	15	12	6
		8	Fast	7	12	6
			Med	8	12	6
			Slow	10	12	6
		10	Fast	3	12	6
			Med	4	12	6
			Slow	5	12	6

表 3- 5 SSO limit per VCCIO/GND pair of EF3（VCCIO=1.5V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCIO/GND Pair		
				EF3L40/EF3L90	EF3L50/EF3L70/EF3LA0	
					（除 Bank6/7）其他 Bank	Bank6/7
1.5	LVCMOS15	4	Fast	10	12	6
			Med	14	12	6
			Slow	15	12	6
		8	Fast	7	12	6
			Med	8	12	6

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCIO/GND Pair		
				EF3L40/EF3L90	EF3L50/EF3L70/EF3LA0	
					（除 Bank6/7）其他 Bank	Bank6/7
			Slow	10	12	6

表 3- 6 SSO limit per VCCIO/GND pair of EF3（VCCIO=1.2V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCIO/GND Pair		
				EF3L40/EF3L90	EF3L50/EF3L70/EF3LA0	
					（除 Bank6/7）其他 Bank	Bank6/7
1.2	LVCMOS12	4	Fast	10	12	6
			Med	14	12	6
			Slow	15	12	6

注：使用中不同 IO 驱动电流或 Slewrate 设置出现混合情况下，请按照各自权重叠加计算：如 LVCMOS33 IOB 中 4mA SLOW 情况下，单个 IO 权重计算为 1/16，那么 SSO 条件要求整个 BANK 中使用 IO 数量权重乘积之和不超过 VCCIO/GND 对的数量。

下表是对 EF3L40 器件的 BANK0，电平标准为 LVCOMS33 时的计算例程。

表 3- 7 SSO 应用计算举例：BANK0 LVCMOS33

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCIO/GND Pair	权重	使用数量	小计
3.3V	LVCMOS33	4	Fast	10	1/10		
			Med	13	1/13		
			Slow	16	1/16	15	0.94
		8	Fast	7	1/7		
			Med	8	1/8		
			Slow	10	1/10	9	0.90
		12	Fast	1	1		
			Med	2	1/2		
			Slow	3	1/3	3	1.00
		16	Fast	1	1		
			Med	1	1		
			Slow	2	1/2	1	0.50
合计						28	3.34

每对 VCCIO/GND 支持的特定驱动能力和压摆率的数量的倒数定义为权重。上述应用中 IOB 4mA slow 使用 15 个，IOB 8mA slow 使用 9 个，IOB 12mA slow 使用 3 个，IOB 16mA slow 使用 1 个。

计算总权重值如下：

1/16*15+1/10*9+1/3*3+1/2*1= 3.34< 4(EF3L40 Bank0 VCCIO/GND Pairs 数量)。

说明该组合情况符合 SSO 要求。

注 1：输出 IO 选择时请尽量把大驱动能力的输出在同一个 Bank 中分散排布。

4 SSO 缓解措施

如果设计中 IO 输出较多，如果不能做到完全遵守表 2 的规则情况下，通过下面方法有助于降低 SSO 带来的影响，缓解 SSO 带来信号质量恶化的风险。

1、BANK 电源隔离、良好的 PCB 设计、电源 IO 配置退耦电容等方法可以降低 SSO 带来的电源噪声。

2、programn 等噪声干扰敏感信号加上拉保护。

3、用户逻辑设计时，在芯片启动瞬间延缓同步输出 IO 数量，或者启动后延迟几个时钟周期后再打开 IO 输出，有助于降低启动瞬间 SSO 风险。

版本信息

日期	版本	说明
2019/04/24	1.0	首次发布正式版本
2023/03/20	1.1	1. 增加 EF3LA0 和 EF3L70 器件的相关 SSO 信息 2. 更新文档免责声明
2023/05/11	1.2	1. 在表 3-1 中新增 EF3L40CG324B、EF3L90CG324B
2023/09/26	1.3	1. 全文新增器件 EF3L50CG256B
2024/03/15	1.4	1. 更新表 3-2，表 3-3，表 3-4，表 3-5，表 3-7，新增表 3-6

版权所有© 2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。